luó jí zōng hé · ㄌㄨㄛˊ ㄐㄧˊ ㄗㄨㄥ ㄏㄜˊ · 更新 2026-07-14 16:28:10
逻辑综合是将电路的行为级描述，特别是RTL级描述转化成为门级表达的过程。例如VHDL、Verilog综合就属于逻辑综合。